(资料图片仅供参考)

电源设计工具在不断改进，同时仿真生成的波形越来越准确，在调整、效率和损耗方面的性能也越来越出色。不过有一个小问题：仿真器只能根据您的指示工作，虽然相关软件比较聪明，但仍无法为您选择功率晶体管，当然也无法告知您选择的晶体管是否最合适，或者该晶体管在正常电路应力下是否会损坏。

设计人员应非常了解需使用的开关技术，所以他们不会将 IGBT 用于 MHz 开关或将硅 MOSFET 用于高功率牵引应用，他们或许会做出明智的选择，考虑将 UnitedSiC SiC FET 作为起点，以利用其近乎理想的开关性能和较低的传导损耗。SiC FET 适用范围比较广泛，具有不同的电压额定值、导通电阻和封装类型，而且可以选择将部件并联。我们可以找到性价比最优的 SiC FET，但到目前为止，这还需要通过仿真进行冗长的迭代或使用不同部件进行台架测试。如今，UnitedSiC 的在线 FET-Jet 计算器改变了这一切。

该计算器可以帮您选择初始部件。该工具无需注册即可免费使用，设计人员可在其中选择应用、拓扑结构、电气设计参数和环境温度，并在选定的额定散热值下，快速尝试使用 UnitedSiC SiC FET 系列中的器件和二极管。随后即刻计算出关键性能结果（包括整体效率）、组件损耗（分为动态损耗和传导损耗）、结温以及电流应力水平。如果产生的电压高于所选部件的额定电压，则会发出警告。

进一步探究可发现，可以选择的应用包括 AC-DC 前端应用以及隔离或非隔离型 DC/DC 转换器。每个应用中都可以选择目前流行的拓扑结构。例如：在 AC-DC 应用中，可选择传统升压型 PFC、图腾柱型 PFC、Vienna 整流器或两电平电压源逆变器。在非隔离型 DC-DC 应用中，除了三级升压拓扑结构，还可选择包含或不包含同步整流功能的降压式或升压式拓扑结构。在隔离型 DC-DC 应用中，可选择较常用的 LLC 转换器，还可以选择半桥、全桥，以及能够控制相移的相移全桥或双有源桥等版本。如有必要，还可支持连续导通 (CCM) 和临界导通 (BCM) 等多种导通模式。

通过下拉菜单，可选择 UnitedSiC 系列的 SiC FET 和二极管，下拉菜单会定期更新，增加最新发布的器件。单击某个器件即可跳转至其产品页面，产品页面中提供器件数据手册和 SPICE 模型的链接，非常实用便捷。显示的器件清单还可以按照额定电压、封装类型和系列进行排序，并且还有一个滑块，用于将选择范围限定在某个额定电流范围内。

以下示例将更好地为您展示该计算器的强大功能。如果我们在隔离型 DC-DC 部分中选择一个相移全桥拓扑结构，我们会看到屏幕中出现以下内容。

这里，我们选择 800V 输入电源，提供 400V/12kW 输出。开关频率设置为 80kHz，并且输入了 PSFB 拓扑结构的相应参数，如期望的峰峰值电感波纹电流、最大初级相移、最大工作周期损耗、变压器初级线圈电容和匝比。可指定最高散热温度，还可以指定从开关通过隔离垫到散热器的热阻。请注意，器件导通电阻和结至外壳的电阻可设置为 “典型值” 或 “最大值”，以便对最坏情况进行分析。

选择 UF3C120080K4S 器件后，计算器会立即计算出正向和反向开关电流的平均值和均方根值，以及完全击穿时的传导损耗和开关损耗，同时得到 99.25% 的半导体整体效率。现在，您可以尝试选择其他器件或运行条件并查看结果。例如：使用相同 SiC FET 时，将开关频率提高到 200kHz 会使损耗增加 19%，但进一步计算可能会显示由此带来的好处，即磁性组件显著缩小，这或许就是半导体损耗较高的原因。尝试将功率翻倍至 24kW 时，会出现红色警告，表明器件结温超过最大额定值。

我们还可以进行一个有趣的实验，即将每个位置的并联 FET 数量设置为 1 个以上。然后，返回至默认设置，可发现使用两个并联 FET（而不是一个），可将整体损耗减少近一半，结温降低近 20℃。这是因为电流由两个器件分流，而功率与电流的平方成正比，所以与使用单个器件相比，使用两个器件时每个器件的损耗只有四分之一，两个器件的总损耗只有一半。而且因为传导损耗仅为使用单个器件的四分之一，所以每个 FET 的运行温度更低，所以其导通电阻和损耗也更低。这与两个 FET 并联导致的开关损耗略微升高相抵消。

在电源设计中，一开始的半导体开关选择可能是件苦差事。UnitedSiC 的新型 FET-Jet 计算机可帮助您轻松并准确地预测系统性能。对于希望快速可靠地预测 UnitedSiC FET 在各种应用中性能的设计人员来说，这款多功能型 FET-Jet 计算器具有非常大的吸引力，不仅有趣，而且还是免费的！